bit-parallel中文是什么意思

發音:

中文翻譯
造句

位并行

bit bit1 bite 的過去式及過去分詞。
parallel adj. 1.平行的；并行的 (to; with); 【 ...
bit parallel 比特并行; 位并行; 位平行
parallel bit 位并行
parallel by bit 按位并行
parallel-by-bit 計算機的位并行
bit parallel associative processor 位并行相聯處理機
bit parallel character transfer 位并行字符傳送
bit parallel format 比特并行格式
bit parallel logical instruction 全字長邏輯指令
bit parallel transmission 比特并行傳輸
bit-parallel a ociative memory 位并行相聯存儲器
bit-parallel associative memory 位并行相聯存儲器
parallel bit transmission 并行位傳送; 位并行傳輸
parallel data bit line 并行數據位線
be parallel to 和……平行，和……一樣; 平行于; 與...平行, 與...類似
be parallel with 與...同時, 隨著..., 與...比較, 與...相應, 與...并聯
in parallel 并聯的; 開聯
in parallel with 與...平行, 與...同時, 與...并聯
in-parallel 并聯平行
parallel adj. 1.平行的；并行的 (to; with); 【電學】并聯的。 2.同一方向的，同一目的的。 3.相同的，同樣的，相似的，對應的。 a parallel instance [case] 同樣的例子[情況]。 His prudence is parallel to his zeal. 他固然謹慎，也同樣熱心。 run parallel with 和…平行。 n. 1.平行線[面]。 2.相似，類似；相似物，相當的人[物]。 3.比較，對比。 4.緯度圈，緯線。 5.【軍事】平行塹壕。 6.【印刷】平行號〔‖〕。 7.【電學】并聯。 the parallel of altitude [declination, latitude] 平緯[赤緯，黃緯]圈。 draw a parallel between ... 在…之間作對比。 in parallel with 和…并行，和…對應。 without (a) parallel 無與匹敵的。 vt. (-l(l)-) 1.使成平行；與…平行。 2.與…相匹[配得上，相應]。 3.對比，比較… (with)。 n. -ism 【計算機】并行計算。
parallel in 并聯輸入; 并網; 并行輸入
parallel to 平行的，并列的；相同的，類似的; 平行于; 同...平行; 與……平等,類似
parallel with 與...比較
parallel-in 并行輸入

"查查詞典"手機版

千萬人都在用的超大詞匯詞典翻譯APP

例句與用法

Bit - parallel associative memory
位并行相聯存儲器
The data transfer capacity ( in bits per second ) of a bit - parallel bus
每條位并行總線上可傳輸數據的容量,用比特秒表示。
22 lee c y , lu e h , sun l f . low - complexity bit - parallel systolic architecture for computing ab 2 c in a class of finite field gf
由此可證明，提出的乘法算法具有最低復雜度電路架構，此電路很適合應用于密碼系統的硬件設計。
4 lee c y , lu e h , lee j y . bit - parallel systolic multipliers for gf fields defined by all - one and equally - spaced polynomials . ieee trans . computers , 2001 , 50 : 385 - 393
近些年來，有限場數值運算被廣泛應用在編碼理論計算機密碼數字訊號處理,邏輯設計,和隨機數產生器等領域上，受到相當大注意。
5 lee c y . low complexity bit - parallel systolic multiplier over gf using irreducible trinomials . iee computers and digital techniques , 2003 , 150 : 39 - 42 . 6 lee c y . low - latency bit - parallel systolic multiplier for irreducible x m x n 1 with gcd 1
自從h . kung提出心臟收縮電路架構systolic architecture設計觀念之后，此觀念已被運用至許多不同領域的電路設計上以求簡化系統設計過程與提升系統運算速度。